`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date:    11:12:21 11/27/2012 
// Design Name: 
// Module Name:    cont_envia 
// Project Name: 
// Target Devices: 
// Tool versions: 
// Description: 
//
// Dependencies: 
//
// Revision: 
// Revision 0.01 - File Created
// Additional Comments: 
//
//////////////////////////////////////////////////////////////////////////////////
module cont_envia(clk_i,rst_i,xmitH,xmit_dataH,posicion_i,elegir_pos_i,enviar_listo_i,gano_i
    );
	input clk_i,rst_i,elegir_pos_i,enviar_listo_i;
	input [7:0] posicion_i;
	input [1:0] gano_i;
	output [7:0] xmit_dataH;
	output xmitH;
	
	reg xmitH = 0;
	reg bloqueo = 0;
	reg [7:0] xmit_dataH = 0;
	
	always @(posedge clk_i) begin
		if (!elegir_pos_i && bloqueo == 0 && enviar_listo_i) begin
			xmitH <= 1;
			xmit_dataH <= posicion_i;
			bloqueo <= 1;
		end
		else if (elegir_pos_i) begin
			bloqueo <= 0;
			xmitH <= 0;
		end
		else if (bloqueo == 1) begin
			xmitH <= 0;
		end
		if (gano_i==1) begin
			xmitH <= 1;
			xmit_dataH <= 8'b00001111;
		end
		else if (gano_i==2) begin
			xmitH <= 1;
			xmit_dataH <= 8'b11110000;
		end
		else 
			xmitH <= 0;

	 end	
	
endmodule
